PTO/SB/21 (08-00)
Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. Applicati n Number 10/605,031 TRANSMITTAL Filing Date 09/03/2003 **FORM** Chi-Feng Wu **First Named Inventor** (to be used for all correspondence after initial filing) Group Art Unit **Examiner Name** Attorney Docket Number REAP0006USA Total Number of Pages in This Submission **ENCLOSURES** (check all that apply) Assignment Papers (for an Application) After Allowance Communication Fee Transmittal Form to Group Appeal Communication to Board Fee Attached Drawing(s) of Appeals and Interferences Licensing-related Papers Amendment / Reply Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Petition After Final **Proprietary Information** Petition to Convert to a Affidavits/declaration(s) Provisional Application Status Letter Power of Attorney, Revocation Change of Correspondence Other Enclosure(s) (please **Extension of Time Request** Address identify below): Terminal Disclaimer **Express Abandonment Request** Request for Refund Information Disclosure Statement CD, Number of CD(s) Certified Copy of Priority Document(s) Remarks Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm

Firm or Individual name

Winston Hsu, Reg. No.: 41,526

Signature

One of Manual Manua

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date:

Typed or printed name

Signature

Date

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

SEP 2 1 2003 25

PTO/SB/17 (01-03)
Approved for use through 04/30/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
to a collection of information unless it displays a wild OMP control to a collection.

FEE TRANSMITTAL for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Į	Applicant	claims	small	entity	status.	See 37	CFR 1	.27

TOTAL AMOUNT OF PAYMENT

(\$)	0.00
\ Y /	0.00

separia to a conduction of fine	ATTICLE OF THE CONTROL OF THE CONTROL THE			
Complete if Known				
Application Number	10/605,031			
Filing Date	9/3/2003			
First Named Inventor	Chi-Feng Wu			
Examiner Name				
Art Unit				
Attorney Docket No.	REAP0006USA			

METHOD OF PAYMENT (check all that apply)					FEE CALCULATION (continued)				
Check Credit card Money Other None					3. ADDITIONAL FEES				
Deposit Account:				Large	Entity	Small	Entity		
Deposit				Fee Code	Fee (\$)	Fee Code	Fee (\$)	Fee Description	
Account Number	50-0801			1051	130	2051		Surcharge - late filing fee or oath	Fee Paid
Deposit	North Amor	rica International Paten	t Office	1052	50	2052		Surcharge - late provisional filing fee or	\vdash
Account Name	North Amer		Conce					cover sheet	
	ioner is autho	rized to: (check all that ap	iply)	1053	130	1053		Non-English specification	
∠ Charge fee	(s) indicated be	elow Credit any o	verpayments		2,520	1812	•	For filing a request for ex parte reexamination	
✔ Charge any	additional fee	(s) during the pendency of	this application	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
Charge fee to the above-id	• •	elow, except for the filing t account.	fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
	FEE C	ALCULATION		1251	110	2251	55	Extension for reply within first month	
1. BASIC FI				1252	410	2252	205	Extension for reply within second month	
Large Entity S	Small Entity			1253	930	2253	465	Extension for reply within third month	
	Fee Fee Code (\$)	Fee Description	Fee Paid	1254	1,450	2254	725	Extension for reply within fourth month	
	2001 375	Utility filing fee		1255	1,970	2255	985	Extension for reply within fifth month	L
1002 330	2002 165	Design filing fee	— ———————————————————————————————————	1401	320	2401	160	Notice of Appeal	
1003 520	2003 260	Plant filing fee		1402	320	2402	160	Filing a brief in support of an appeal	
1004 750	2004 375	Reissue filing fee		1403	280	2403	140	Request for oral hearing	
1005 160	2005 80	Provisional filing fee		1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00				1452	110	2452	55	Petition to revive - unavoidable	
O EVEDA 6				1453	1,300	2453	650	Petition to revive - unintentional	
2. EXTRA C	CLAIM FEE	S FOR UTILITY ANI		1501	1,300	2501	650	Utility issue fee (or reissue)	
Tatal Clairs		Extra Claims below	Fee Paid	1502	470	2502	235	Design issue fee	
Total Claims Independent		"*	┨═══┩	1503	630	2503	315	Plant issue fee	
Claims Multiple Deper	3°	"=	╣╄━━━╣	1460	130	1460	130	Petitions to the Commissioner	
] ٦]	1807	50	1807	50	Processing fee under 37 CFR 1.17(q)	
Large Entity Fee Fee	Small Entity Fee Fee	Fee Description		1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$)	<u>roc Besonption</u>		8021	40	8021	40	Recording each patent assignment per	
1202 18		9 Claims in excess of 20		1809	750	2809	375	property (times number of properties) Filing a submission after final rejection	
1201 84	2201 42	•	excess of 3		,			(37 ČFR 1.129(a))	
1203 280	2203 140		•	1810	750	2810	375	For each additional invention to be	
1204 84	2204 42	** Reissue independen over original patent	t claims	1801	750	2801	375	examined (37 CFR 1.129(b)) Request for Continued Examination (RCE)	
1205 18	2205 9	** Reissue claims in ex and over original pate		1802	900	1802	900	Request for expedited examination of a design application	
	<u> </u>		0.00	Other	fee (sp	ecify)		g.i application	
**or number		BTOTAL (2) (\$) ⁽ d, if greater; For Reissues,					iling Fe	ee Paid SUBTOTAL (3) (\$) 0.00	
SUBMITTED		u, ii greater, rui neissues,	See anove					00.00	

SUBMITTED BY				(Complete	e (if applicable)
Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent)	41,526	Telephon	e 886289237350
Signature		wolon been		Date	9/22/2809

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.

SEP 2 4 2003 55

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
tk Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO				
092118131	TaiwanR.O.C	07/02/2003		7				
		-						

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



면도 면도 면도 면도



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下 :

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 07 月 02 日

Application Date

申 請 案 \號: 092118131

Application No.

申 、請 人: 瑞昱半導體股份有限公司

Applicant(s)

局 Director General







2003 8 ■ 西元____ 年 ___ 月 __ 1

發文日期: Issue Date

發文字號:

09220839290

Serial No.



	LIDO A ##		_
申請日期:	IPC分類		
申請案號:			
•	i		

(以上各欄)	由本局填電	發明專利說明書
	中文	以單掃描時脈進行掃描測試之方法及其架構
發明名稱	英文	A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK
·	姓 名 (中文)	1. 吳奇峰
	姓 名 (英文)	1. Wu, Chi-Feng
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
(717)	住居所(中 文)	1. 高雄市苓雅區興中一路八巷二十八號
	住居所 (英文)	1.No. 28, Lane 8, Hsing-Chung 1st Rd., Ling-Ya, Kao-Hsiung City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 瑞昱半導體股份有限公司
	名稱或 姓 名 (英文)	1. Realtek Semiconductor Corp.
Ξ.	國 籍 (中英文)	1. 中華民國 TW
ヶ請人 (共1人)	住居所 (營業所) (中 文)	1. 新竹縣新竹科學園區工業東九路二號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.2 Industry E. Rd. IX, Hsin-Chu Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 葉博任
	代表人(英文)	1. Yeh, Po-Len



四、中文發明摘要 (發明名稱:以單掃描時脈進行掃描測試之方法及其架構)

一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其相關方法。該邏輯系統包括第一時脈域,係根據第一時脈訊號進行邏輯運算及掃描測試;及第二時脈域,係根據第二時脈訊號進行邏輯運算,並根據第一時脈訊號進行掃瞄測試。

五、(一)、本案代表圖為:第七圖 (二)、本案代表圖之元件代表符號簡單說明

900 多時脈域邏輯系統

902, 903 時脈域複合模組

910, 920, 930 時脈域


912, 922, 932 時脈輸入端


940, 950 多工器

942, 952 掃描時脈輸入端

六、英文發明摘要 (發明名稱:A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK)

A logic system for performing scan test with single scan clock and related method. The logic stem includes a first clock domain, which performs logic operations and scan tests with a first clock signal, and a second clock domain, which performs logic operations with a second clock signal and performs scan tests with the first clock signal.





四、中文發明摘要 (發明名稱:以單掃描時脈進行掃描測試之方法及其架構)

944, 954

功能時脈輸入端

946, 956

模式輸入端

948, 958

多工輸出端

六、英文發明摘要 (發明名稱:A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK)



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先在
			• .
		無	
		•	
二、□主張專利法第二十	五條之一第一項份	憂先權 :	
申請案號:		,	
日期:		無	
三、主張本案係符合專利	法第二十條第一耳	頁□第一款但書或□	第二款但書規定之期間
日期:	•	λ	
四、	於國外:		
寄存國家:		無	
寄存機構: 寄存日期:		,	
寄存號碼:	-		
□有關微生物已寄存。 宏右機構・	於國內(本局所指	定之寄存機構):	
寄存機構: 寄存日期:		無	
寄存號碼:		,,,,	
□熟習該項技術者易	於獲得,不須寄存	•	
		•	

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種多時脈域邏輯系統,尤指一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其相關方法。


先前技術

數位邏輯電路普遍地被應用在許多電子產品中。一般數位邏輯電路包括組合電路(combinational crcuits)與序列電路(sequential circuits)。組合電路係根據目前的輸入訊號來產生輸出訊號,而序列電路具有記憶功能,能夠根據先前的輸入訊號來產生輸出訊號。

在設計跟製造數位邏輯電路時,必須藉由適當的裝置來進行電路值錯及測試。習知的電路測試單元係採用將多個正反器掃描單元(如圖一)彼此串接為一掃描鏈(scan chain)(如圖二的掃描鏈 200),透過將特定的邏輯值依序載入該掃瞄鍊中,來值錯該數位邏輯電路,此作法稱為掃描測試。

請參考圖一,圖一為 D型正反器掃描單元 100之示意圖。 D型正反器掃描單元 100包含有 D型正反器 102及多工





五、發明說明 (2)

器 104,用來根據掃描致能訊號 SE選擇性地輸出功能輸入 訊號 D或掃描輸入訊號 SI。當掃描致能訊號處於掃描致能 態 時 , 多 工 器 輸 出 端 138輸 出 掃 描 輸 入 訊 號 至 D型 正 反 器 102, 當掃描致能訊號處於掃描失能態時, 多工器輸出端 138翰出功能輸入訊號至 D型正反器 102。 D型正反器 102則 依據自多工器 104輸入之信號,自信號輸出端輸出相對應 的輸出信號,或是自反相信號輸出端輸出相對應之反相 輸出信號。請參考圖二,圖二為習知之掃描鏈200之示意 圖。多個 D型正反器掃描單元 210、230彼此串接形成掃描 鏈 200 (scan chain),後一級 D型正反器掃描單元 230的 捐苗輸入端 234電連接於前一級 D型正反器掃描單元 210之 資料輸出端220以形成掃描鏈200。當掃描致能訊號處於 掃描致能態時,掃描輸入訊號依據時脈訊號 C1k依序進入 掃描鏈 200。如此達到分別賦予該等序列電路(D型正反 器掃描單元210、230)特定的邏輯值以對邏輯系統值錯 之目的。

有些邏輯系統需要兩種以上的時脈訊號作為同步運作的基準。其中根據同一頻率的時脈訊號運作的元件組合稱為時脈域,因此該種邏輯系統係包含兩個以上的時脈域,而每個時脈域中的元件係以該時脈域對應的特定頻率的時脈訊號作為同步運作的基準。

如圖三所示之多時脈域邏輯系統 500, 其 D型正反器





五、發明說明 (3)

掃 描 單 元 512、 514、 516、 522、 524、 532係 以 不 同 頻 率 的時脈訊號作為同步的基準,故分別屬於不同的時脈域 510、520及530。因此習知之多時脈域邏輯系統500,在 進行掃描測試時,時脈域 510、520、530分別接收掃描輸 入訊號 scan_in_1、 scan_in_2、 scan_in_3以進行掃描測 試,並且各自輸出掃描輸出訊號 scan_out_1、 scan_ out _2、 scan_ out _3。請參照圖四,對應於輸入訊號 scan_in_1、scan_in_2、scan_in_3與掃描輸出訊號 scan_out_1、scan_ out _2、scan_ out _3的 數量 掃描測試設備需具有足夠數量的輸出埠與輸入埠以進行 捐苗測試。然而該掃描測試設備的價格係對應於該等輸 出埠與輸入埠的數量。另外在一掃描測試過程中,較長 的掃描鏈只載入/卸載一小部份的掃描訊號,而較短的 掃描鏈已經完成載入/卸載,於是較短的掃描鏈對應的 輸出埠與輸入埠閒置的同時必須等待較長的掃描鏈完成 所有載入/卸載,故無法充分利用該掃描測試設備也無 法縮短掃描測試時間。

習知的做法可利用鎮存器 (latch) 串接不同時脈域的掃描鏈,請參考圖五。圖五的各元件係對應於圖三,並且圖五係以 D型鎮存器 702、704(Dlatch) 以串接不同時脈域的掃描鏈。然而在進行多時脈域邏輯系統 700的掃描測試時仍然必須提供所有的時脈訊號 clk1、clk2、clk3以進行掃描測試,並且圖五的掃描鏈之設置必須按





五、發明說明 (4)

照同一時脈域的D型正反器掃描單元先串接在一起再按照每一時脈域所對應的時脈訊號之頻率大小依序串接,而不能配合掃描測試設備的輸出埠與輸入埠之數量設置為任意數量且接近等長的掃描鏈以平行地載入/卸載該等掃描鏈來解決輸出埠與輸入埠閒置的問題。因此習知以鎖存器串接不同時脈域的掃描鏈之做法不能充分解決前面所述的問題。

發明內容

因此本發明之主要目的在於提供一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其方法,以解決上述問題。

本發明提供一種以單掃描時脈進行掃描測試之多時脈域選輯系統及其方法,該邏輯系統包含有第一時脈號,包含有第一時脈輸入第一時脈號,也含有第一時脈號進行選輯可算及掃描測式。另包含有第二時脈域合為其包含脈端選擇性地輸出第一時脈域係根據等一時脈域。第二時脈域於遺行選輯運算,且根據第一時脈訊號進行掃描測試。





五、發明說明 (5)

實施方式

本發明所提出之多時脈域邏輯系統,在進行邏輯運算時,不同的時脈域係依據各自相對應的時脈訊號進行邏輯運算。而在進行掃描測試時,則將不同的時脈域串接,依據同一時脈訊號進行掃描測試。

圖六為本發明之多時脈域邏輯系統900之示意圖。圖 六說明一種以單掃描時脈進行掃描測試之多時脈域邏輯 系統 900, 用來根據第一時脈訊號 clk1、第二時脈訊號 c k2、與第三時脈訊號 c1k3進行邏輯運算,並且根據第 一時脈訊號 clkl進行掃描測試。邏輯系統 900包含有第一 時脈域 910, 其包含有第一時脈輸入端 912, 用來輸入第 一 時 脈 訊 號 clkl, 第 一 時 脈 域 910係 根 據 第 一 時 脈 訊 號 clk1進行邏輯運算,並進行掃描測試。邏輯系統 900另包 含有第二時脈域複合模組902,其包含有第二多工器 940, 用來根據模式訊號 tmode選擇性地輸出第一時脈訊 號 clkl或第二時脈訊號 clk2。第二時脈域複合模組 902另 包含有第二時脈域 920,其包含有第二時脈輸入端 922, 電連接於第二多工器於輸出端948,用來輸入第一時脈訊 號 clkl或 第二時脈訊號 clk2, 第二時脈域 920係根據第二 時 脈 訊 號 clk2進 行 邏 輯 運 算 , 且 根 據 第 一 時 脈 訊 號 clk1 進行該掃描測試。在本實施例中,邏輯系統900另包含有 第三時脈域複合模組903,其架構同第二時脈域複合模組





五、發明說明 (6)

902。第三時脈域 930係根據第三時脈訊號 c1k3進行邏輯運算,且根據第一時脈訊號 c1k1進行該掃描測試。

請參考圖七,圖七為圖六之多時脈域邏輯系統 900之 時脈樹 (clock tree) 示意圖。第一時脈域 910包含有複 數個 D型正反器掃描單元 914、 916、 918。每一 D型正反器 掃描單元 914、 916、 918當中都包含有掃描單元時脈輸入 端,用來輸入第一時脈訊號 clk1, D型正反器掃描單元 914、916、918係用來根據第一時脈訊號 clkl進行邏輯運 算,並且根據第一時脈訊號 clk1進行該掃描測試。在進 行邏輯運算時,第二多工器940及第三多工器950係依據 模式訊號 tmode分別選擇第二時脈訊號 clk2及第三時脈訊 號 clk3輸入至第二時脈域 920及第三時脈域 930中。如 此 , 屬 於 第 二 時 脈 域 920之 D型 正 反 器 掃 描 單 元 924、 926 及屬於第三時脈域 930之 D型正反器掃描單元 934分別依據 第二時脈訊號 clk2及第三時脈訊號 clk3進行邏輯運算。 而在進行掃描測試時,第二多工器940及第三多工器950 係依據模式訊號 tmode選擇第一時脈訊號 clkl輸入至第二 時脈域 920及第三時脈域 930中。如此,屬於第二時脈域 920之 D型正反器掃描單元 924、 926及屬於第三時脈域 930 之 D型 正 反 器 掃 描 單 元 934皆 依 據 第 一 時 脈 訊 號 clkl進 行 邏輯運算。


當時脈訊號以相同的時間到達對應之D型正反器掃描



五、發明說明 (7)

單元,此特性稱為時脈樹平衡特性。如果時脈訊號以近似的時間到達 D型正反器掃描單元,則稱為時脈樹近似平衡 (quasi-balance) 特性。請參照圖七,在本實施例中,利用緩衝器 962、 964、 966、 968、 970、 972、 974的設置,以使得多時脈域邏輯系統 900對於第一時脈訊號 clkl具備時脈樹平衡、或時脈樹近似平衡特性。如此可避免多時脈域邏輯系統 900發生習知的時脈扭曲 (clock skew)的現象,也就是時脈訊號無法同時到達各元件所造成的同步失序現象。





五、發明說明 (8)

來達到本發明欲達到的目的。

請參考圖九,圖九為本發明所提出之多時脈域邏輯系統之掃描鏈(scan chain)示意圖。當進行掃描測試時,不同時脈域之D型正反器掃描單元914、916、918、924、926、934皆串接形成至少一掃描鏈,後一級的D型正反器掃描單元的掃描輸入端電連接於前一D型正反器掃描單元之資料輸出端。將掃描輸入訊號 scan_in自該掃描鏈之起始端的D型正反器掃描單元914輸入。掃描輸入訊號 scan_in依序地平移,因此D型正反器掃描單元916、93、924、926、934當中得以依序地輸入掃描輸入訊號 scan_out輸出。

本發明的多時脈域邏輯系統 900由於所有的 D型正反器掃描單元使用同一時脈訊號 clkl進行掃描測試,就可以配合該掃描測試設備的輸出埠與輸入埠之數量設置為任意數量且接近等長的掃描鏈,所以可以平行地載入/卸載該等掃描鏈,而沒有輸出埠與輸入埠閒置的問題。並且可藉由減少輸出埠與輸入埠的數目而降低測試的成本。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利





五、發明說明 (9) 的 涵 蓋 範 圍 。



圖式簡單說明

圖式之簡單說明

圖一為習知之 D型正反器掃描單元之示意圖。

圖二為習知之掃描鏈之示意圖。

圖三為習知之多時脈域邏輯系統之示意圖。

圖四為圖三之多時脈域邏輯系統之掃描鏈示意圖。

圖五為習知之多時脈域邏輯系統之示意圖。

圖六為本發明之第一實施例所提出多時脈域邏輯系統之示意圖。

圖七為圖六之多時脈域邏輯系統之時脈樹示意圖。

圖八為本發明之第二實施例所提出 D型正反器掃描單元之示意圖。

圖九為本發明之多時脈域邏輯系統之掃描鏈示意 圖。

圖式之符號說明

100, 210, 230, 512, 514, 516, 522, 524, 532,

914, 916, 918, 924, 926, 934

D型正反器掃描單元

102 D正反器 104 掃描單元多工器

132, 212, 232 資料輸入端

134, 214, 234, 981, 983, 985, 987, 989, 991 掃 揃 輸 入 端



```
圖式簡單說明
  218, 238, 912, 922, 932 時脈輸入端
  220, 222, 240, 242, 982, 984, 986, 988, 990,
  992
             資料輸出端
          重設端
  224, 244
  136, 216, 236 掃描致能端
             掃描單元多工輸出端
  138
  200 掃描鏈 250 組合電路
  500, 700, 900 多時脈域邏輯系統
  510, 520, 530, 910, 920, 930 時脈域
  702, 704
         鎖存器
  902, 903 時脈域複合模組
  940, 950 多工器
  942, 952
           掃描時脈輸入端
  944, 954
            功能時脈輸入端
  946, 956
            模式輸入端
```

多工輸出端

962, 964, 966, 968, 970, 972, 974

948, 958

六、申請專利範圍

- |1. 一多時脈域掃描測試系統,用以對一邏輯電路進行 |掃描測試,該多時脈域掃描測試系統包含:
- 一第一時脈域,用以根據一第一時脈訊號進行邏輯運算以及掃描測試;及
- 一第二時脈域,用以依據一第二時脈訊號進行邏輯運算,並根據該第一時脈訊號進行掃描測試。
- 2. 如申請專利範圍第 1項所述之掃描測試系統,其中該第一時脈域包括至少一第一掃描單元,該第一掃描單元 包括:
- 一多工器,用以依據一掃描致能訊號,選擇功能輸入訊號或掃描輸入訊號輸出;及
- 一 D型 正 反 器 , 用 以 接 收 輸 入 之 功 能 輸 入 訊 號 或 掃 描 輸 入 訊 號 , 並 依 據 該 第 一 時 脈 訊 號 將 之 輸 出 。
- 3. 如申請專利範圍第1項所述之掃描測試系統,其中該第二時脈域更包括:
- 一多工器,用以依據一模式訊號,選擇該第一時脈訊號或該第二時脈訊號,作為一第二時脈域驅動訊號; 及

至少一第二掃描單元,包括:

- 一多工器,用以依據一掃描致能訊號,選擇功能輸入訊號或掃描輸入訊號輸出;及
 - 一 D型正反器,用以接收輸入之功能輸入訊號或掃描




六、申請專利範圍

輸入訊號,並依據該第二時脈域驅動訊號將之輸出。

- 4. 如申請專利範圍第 1項所述之掃描測試系統,其中當進行掃描測試時,該第一時脈域及該第二時脈域係串接形成一掃描鏈。
- 5. 如申請專利範圍第1項所述之掃描測試系統,其中該 第二時脈域更包括 至少一第二掃描單元,包括:
- 一第一多工器,用以依據一掃描致能訊號,選擇該功能輸入訊號或該掃描輸入訊號輸出;
- 一第二多工器,用以依據該掃描致能訊號,選擇該第一時脈訊號或該第二時脈訊號輸出;及
- 一 D型正反器,分別與該第一多工器及該第二多工器 耦接,用以接收輸入之該功能輸入訊號或該掃描輸入訊 號之一者,並依據接收之該第一時脈訊號或該第二時脈 訊號輸出。
- 6. 一種對一邏輯系統進行掃描測試之方法,該邏輯系統包含有一多時脈域掃描測試電路,其包括一第一時脈域及一第二時脈域,該方法包含:
- 當該邏輯系統進行邏輯運算時,該第一時脈域依據 一第一時脈訊號,該第二時脈域依據一第二時脈訊號, 分別進行邏輯運算;及

當該邏輯系統進行掃描測試時,該第一時脈域及該



六、申請專利範圍

第二時脈域依據該第一時脈訊號進行掃描測試。

7. 一種掃描單元,係用以設置於一多時脈域掃描鏈電路中,包括:

一第一多工器,用以依據一掃描致能訊號,選擇一功能輸入訊號或一掃描輸入訊號輸出;


一第二多工器,用以依據該掃描致能訊號,選擇一第一時脈訊號或一第二時脈訊號輸出;及

一 D型正反器,分別與該第一多工器及該第二多工器 耦接,用以接收輸入之該功能輸入訊號或該掃描輸入訊 ,並依據接收之該第一時脈訊號或該第二時脈訊號將 之輸出;


其中,當該多時脈域掃描鏈電路進行邏輯運算時,該第一多工器係選擇該功能輸入訊號,且該第二多工器係選擇該第一時脈訊號輸出至該 D型正反器中,當該多時脈域掃描鏈電路進行掃描測試時,該第一多工器係選擇該掃描輸入訊號,且該第二多工器係選擇該第二時脈訊號輸出至該 D型正反器中。

8. 如申請專利範圍第7項所述之掃描單元,其中該多時 脈域掃描鏈電路係由複數個該掃描單元串接而成,前一 個掃描單元之輸出訊號係為下一個掃描單元之該掃描輸 入訊號。








圃





画














層〉

